(B) 日本国特許庁(IP)

① 特許出願公開

⑩公開特許公報(A) 平3-296336

®Int. Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)12月27日

H 04 J 3/06 C 7117-5K

審査請求 未請求 請求項の数 3 (全6頁)

60発明の名称

プロツクインタリーブ型多重変換方式

願 平2-98964 创特

願 平2(1990)4月13日 22出

@発 明者 \mathbf{H} 行

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

辺 @発 明 者 渡

喜 冶

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

富士通株式会社 の出願 人

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 青 柳 稔

明

1. 発明の名称

プロックインタリープ型多重変換方式 2.特許請求の範囲

1. 複数のチャネルの各低速信号をその信号プ ロック毎に多重化して高速信号にするプロックイ ンタリーブ型多重変換方式において、

各チャネルの低速信号の入力断を検出し、入力 断時には高速信号の当該チャネルのタイムスロッ トへマーク率1/2の固定信号を挿入することを 特徴とするプロックインタリーブ型多重変換方式

2 複数のチャネルの各低速信号をその信号プ ロック毎に多重化して高速信号にするプロックイ ンタリープ型多重変換方式において、

各チャネル毎にその低速信号の入力断を検出す る入力断検出器 (12 a, 12 b, m)と、該低速信 号とマーク率1/2の間定信号とを切替えるスイ ッチ (16a, 16b, …)を設け、

該検出器により低速信号の入力断が検出された とき該スイッチにより当該チャネルの低速信号を

前記固定信号に切替えることを特徴とするプロッ クインタリープ型多重変換方式。

3. 複数のチャネルの各低速信号をその信号プ ロック毎に多重化器により多重化して高速信号に するブロックインタリープ型多重変換方式におい 7.

各チャネルにその低速信号の入力断を検出する 入力断検出器 (12 a, 12 b, …) を設け、また前 記多重化器(10)に、高速信号のチャネル対応の タイムスロットにマーク率一定の固定信号をのせ る機能を持たせ、

前記検出器により入力断が検出されたときは該 多重化器の機能により、核入力断のチャネルのタ イムスロットに、当該チャネルの低速信号に代え て前記固定信号をのせることを特徴とするプロッ クインタリーブ型多重変換方式。

3.発明の詳細な説明

〔発明の概要〕

低速信号をプロック単位に多重を行ない、高速 信号を形成するブロックインタリーブ型多重変換

方式に関し、

低速信号に一部欠落が生じても格別支障を生じることがない多重変換方式を提供することを目的とし、

複数のチャネルの各低速信号をその信号プロック毎に多重化して高速信号にするプロックインタリープ型多重変換方式において、各チャネルの低速信号の入力断を検出し、入力断時には高速信号の当該チャネルのタイムスロットへマーク率1/2の固定信号を挿入するよう構成する。

〔産業上の利用分野〕

本発明は、低速信号をプロック単位に多重を行ない、高速信号を形成するプロックインタリープ型多重変換方式に関する。

近年、宛先制御など、フレキシブルなネットワークを構築するためにプロックインタリーブが主流となっている。

〔従来の技術〕

かの原因により低速信号本例ではCH2の低速信号の入力がなくなると、高速信号HSは、そのチャネルに相当するプロックタイムスロットが無信号状態となったまま、伝送路へ送出されることになる。

このとき、高速信号側のインタフェースをAC 結合とする他ユニット(例えば電気 一光変換 E / 0)と接続する場合、この低速信号一部欠 落 で の で ないために、符 の で は で ないために、 で で で ない ないない はこ の で で で で ないない はこ の で で ないない はこの と で ないと で は に と ない と で は に と ない と で は に の 本 は に の ない と い が 回路 に おい と い う 問題が 発生する 。

本発明はから点を改善し、低速信号に一部欠 落が生じても格別支障を生じることがない多重変 機方式を提供することを目的とするものである。

(課題を解決するための手段)

第1図に示すように本発明では、各チャネルの

プロックインタリープ方式の多重方法を第5図に示す。 LS1~LSnは低速信号、HSはこれを多重した高速信号である。1-1、2-1、……しS1、LS2、……の第1プロック、1-2、2-2、……はLS1、LS2、……の第2プロック、以下同様で、高速信号HSはこれらの第1プロック、第2プロック、……を順に集めて構成される。

第6図(a)に3種の低速信号CH1~CH3(第1、第2、第3チャネルの低速信号)を多重する様子を示す。10は多重化器、具体的には並列/直列変換器で、パラレルに入力するCH1、CH2、CH3の第1プロック1-1、2-1、3-1をこの順でシリアルに出力し、同第2プロック1-2、2-2、3-2をこの順でシリアルに出力し、という動作を繰り返す。

(発明が解決しようとする課題)

通常は第6図(a)のように各チャネルともプロック単位で多重化されるが、同図(b)のようになんら

低速信号LSの入力断を検出する。12(添字a.b. …は相互を区別するもので、適宜省略する)がその入力断検出器である。また第1図向のように各チャネル毎にスイッチ16を設け、またマーク率1/2の固定信号を発生する信号発生器14を設けて、検出器12が入力断を検出すると当該スイッチを通常の低速信号入力1N側から信号発生器14個へ切替えるようにする。

第1図(I)では多重化器10に、高速信号のチャネル対応のタイムスロットに、当該チャネルの低速信号に代えて、マーク率一定の固定信号をのせる機能をもたせ、入力断時にはこの多重化器の機能により、入力断のチャネルのタイムスロットへ該固定信号をのせるようにする。

〔作用〕

このようにすると、低速信号CH1~CH3のいずれか1つ以上に入力断があっても、高速信号HSの当該低速信号用のタイムスロットにはマーク率1/2の固定信号が入り、符号問干渉が発生

しまたクロック再生ができない、等の問題はなくなる。

低速信号に代えて挿入する固定信号を特定パタ ーンにしておけば、受信側ではこれを通常の信号 と見誤ることはなく、この点でも支障はない。

信号断でマーク率1/2の固定信号への置き換えを多重化器10の回路素子を操作して行なうようにすると、信号発生器14などを特に設ける必要はなく、回路の簡素化が図れる。

(実施例)

第1図で第6図と同じ部分には同じ符号が付してあり、この点は全図を通してそうである。第1図では3チャネルを例にしているが、勿論これは任意のnチャネルでよい。

信号発生器 1 4 はマーク率 1 / 2 の固定信号を 発生するが、これには 1 0 1 0 1 0 ……のパター ンなどがある。信号発生器 1 4 はチャネル別とす る他、各チャネル共通としてもよい。

第2図に多重化器10の具体例を示す。DIV

C(ライトクロック)O、WC1、……WCallはカウンタCNTEが出力すにn相のタイミングであり、LD0、LD1、LD2、LDalはラッチLATCHが出力する低速データである。これはP/Sペプラレルロードされ、高速クロックHCLKで、当該チャネルのタイムスロットでシリアルアウトされる。

ラッチLATCH は第4図に示すようにn個のフリップフロップドFi~FF。で構成される。これらのフリップフロップドFi~FF。はデバイダからの低速データDO~D。」をデータ端子に受け、カウンタからのタイミングCO~Ca-1をクロック端子に受け、、該クロックで該データを取込んでそれをQ出力とする。

もし低速データの入力がないと、それを入力断 検出器12で検出し、フリップフロップドド:~ ドド。のセット、リセットを制御してQ出力のマ ーク率を1/2にする。例えばドド:~ドド。を 交互にセット、リセットすることによりQ0~ Qariを1010. ……の1. 0交番パターンに はデバイダ、CNTRはカウンタ、LATCH はラッチ、P/Sは多重部で、これらを各チャネル別に備える。Dは各チャネルのデータ、Cは同クロックである。各チャネルの低速データDはデバイダDlVにおいてn分岐され(nはブロックのビット長)、低速クロックCをカウンタCNTRでn分周することにより得られるn位相のタイミング信号によりラッチLATCH に1ビット毎にラッチされる。

ラッチされた各チャネルの低速データはn:1
のP/Sで、タイミング発生部10AからのHS
クロックHCLKにより順次読出され、高速信号HS
における1プロック長の高速データになる。各チャネルからの上記高速データはオアゲートORで 集められ、プロック多重されて高速信号HSになる。タイミング発生プロック10Aは高速クロックHCLKを各チャネルのP/Sへ、高速信号における当該チャネルのクイムスロットにおいて時間的に重なり合わないようにする。

第3図に上記動作をタイムチャートで示す。W

する。このようにすると信号発生器14は特に設ける必要がなくなる。勿論、マーク率1/2の信号は11001100……などでもよく、マーク率は正確に1/2でなくほ、1/2であってもよい

(発明の効果)

本発明によれば、低速データが入力断となって間、 も、マーク率が1/2となることにより、というではなったにより、AC接続することなら、AC接続すータを起こすとなるの際、無信号デーをではいい中継器において、変形再生をの回はいいのででものはいいのであることによりでであると、より簡単に、小規模な回出来るとはよりで、本発明を実現することが出来るの簡単な説明

第1図は本発明の原理図、


第2図は本発明の実施例を示すプロック図、 第3図は第2図の動作説明図、 第4図は第2図のラッチの具体例を示すプロック図、

第5図はブロック多重の説明図、


第6図はプロック多重化要領と問題点の説明図である。

第1図で10は多重化器、12は入力断検出器、 14は固定信号の発生器、16はスイッチ、LS は低速信号、HSは高速信号である。


 出 願 人 富 士 通 株 式 会 社 代理人弁理士 肯 柳





第 2 図



本発明の原理® 第 1 図









第 3 図

第 2 図 4 図



ブ・ァク多重の取明図 第 **5 図**



ブロック多重化要領と問題点の説明図

第 6 図